O GAC participou no desenrolo de SESC, un simulador microarquitectural de investigación empregado en todo o mundo. O grupo tamén innova neste campo propoñendo novas arquitecturas e políticas de xestión da xerarquía de memoria co obxetivo de reducir tanto os tempos de execución como a enerxía consumida pola ejecución de aplicacións en sistemas de un solo procesador e multicores.
En términos de eficiencia enerxética, a diferencia entre microprocesadores e circuitos de aplicación específica medra de forma sostida. A aceleración hardware é, por tanto, unha ferramenta poderosa para reducir costes e mellorar no respeto ao medio ambiente.
Mentras que os costes de deseño e manufacturar circuitos de aplicación específica é moi elevado, existen varias alternativas dispoñibles, tales como FPGAs, ASICs estructurados ou ASIPs. Na meirande parte, as novas plataformas proveñen do mundo dos sistemas empotrados, onde xa aportaron velocidade e baixo consumo.
Esta liña de investigación explora o potencial de mapear as tarefas máis comúns sobre aceleradores hardware co propósito de mellorar a eficiencia enerxética, aumentar a velocidade e reducir a cantidad de hardware necesario. Os principais escenarios que se contemplan son a computación de altas prestacións, Software-as-a-Service e Web 2.0, onde un grande número de servidores poden compartir un número reducido de aceleradores que se fan cargo das tarefas de máis peso.
O noso grupo levou a cabo unha ferramenta analítica que permite predecir de forma precisa o comportamento caché. A nosa plataforma, que permite obter prediccións en menos dun segundo, solo require como entrada o código fonte e a configuración da xerarquía de memoria. A nosa aproximación é totalmente automatizable e pode ser empregada nun compilador. A nosa ferramenta foi empregada con éxito para guiar optimizacións de compilación complexas tales como a selección do tamaño de bloque óptimo así como para predecir o peor tempo de execución en sistemas en tempo real.